Cognichip获6000万美元融资:用深度学习重写芯片设计EDA流程

芯片设计正面临‘摩尔定律’放缓与设计复杂度指数级增长的双重压力。当前先进制程芯片设计周期长达3–5年,其中物理验证与布局布线(PnR)环节占总工时42%,且严重依赖工程师经验。传统EDA工具在7nm以下节点已逼近算法天花板,亟需范式级突破。

总部位于圣何塞的AI半导体公司Cognichip宣布完成6000万美元A轮融资,由红杉资本领投。其核心产品‘ChipMind’并非传统EDA插件,而是基于扩散模型与图神经网络构建的端到端芯片设计代理。该系统可接收自然语言规格书(如‘设计一款支持INT4矩阵乘法的AI加速核,功耗≤3W’),自动生成RTL代码、完成逻辑综合、执行时序驱动布局,并输出符合DFM(可制造性设计)规范的GDSII文件。实测显示,其在NVDIA Blackwell架构某子模块复现中,将PnR时间从17天压缩至9小时,且时序违例率下降63%。

这一进展将重塑半导体产业价值链。对Fabless厂商而言,设计周期缩短意味着更快响应市场需求,尤其利好AI芯片初创公司;对晶圆厂而言,ChipMind内置的工艺角敏感分析模块可提前预警良率风险,减少试产流片次数。更深远的影响在于人才结构——初级工程师将从重复性布线工作中解放,转向更高阶的架构创新与系统级验证。Synopsys与Cadence已启动竞品评估,预计2027年前将出现融合AI代理的下一代EDA套件。

技术挑战依然存在:当前ChipMind对模拟电路设计支持有限,且训练数据依赖授权IP库。未来三年,行业焦点将转向构建开源芯片设计数据集与建立AI生成电路的可信验证标准。若成功,全球芯片设计成本有望降低30%,加速RISC-V生态与存算一体架构的商业化进程。