探微芯联发布Scale-Up超节点通信互联方案,填补国产高性能AI芯片间通信技术空白

2026年3月30日,国内AI芯片互连技术领军企业探微芯联正式发布“Scale-Up超节点通信互联完整解决方案”,首次实现单节点内256颗AI芯片的亚微秒级低延迟、高带宽、高容错互联,峰值双向带宽达1.2TB/s,端到端延迟低于800纳秒,较国际同类方案功耗降低35%。该方案并非单一芯片,而是一套涵盖物理层(自研SerDes PHY)、链路层(确定性低抖动传输协议DLTP)、网络层(拓扑感知路由引擎TARE)及软件栈(统一通信抽象层UCAL)的全栈技术体系,全面适配昇腾、寒武纪、天数智芯等国产主流AI芯片,支持PyTorch Distributed、DeepSpeed、Colossal-AI等全部主流分布式训练框架,真正打通国产AI芯片“训推一体”的最后一公里。

技术突破体现在三大维度:一是首创“动态带宽预留(DBR)”机制,在大规模模型训练中自动识别通信热点并预分配通道资源,避免拥塞导致的梯度同步失步;二是构建“故障自愈环网(FAR-Net)”,单点链路失效可在50微秒内完成路径重定向,保障万卡集群持续稳定运行;三是推出“通信-计算协同编译器(C3 Compiler)”,将模型图自动拆解为通信最优子图,使ResNet-50训练在2048卡集群上扩展效率达92.3%,刷新国产平台纪录。

该方案已通过国家超级计算无锡中心、鹏城实验室等权威机构实测认证,并进入中国移动“九天”大模型、中科院“紫东太初3.0”等国家级AI基础设施采购清单。业内分析认为,其意义远超性能指标本身——它标志着我国在AI底层基础设施的关键环节,从“能用”迈入“好用”“敢用”“规模化用”的新阶段,为摆脱高端GPU互连技术封锁、构建自主可控AI算力生态提供了不可替代的“神经中枢”支撑。